Robert Heath Dennard

第29回(2013)受賞

先端技術部門

エレクトロニクス

ロバート・ヒース・デナード

/  電子工学者

1932 -

IBMトーマス・J・ワトソン研究所 IBMフェロー

記念講演会

創造への途(みち)—私の開発者人生—

2013年

11 /11

会場:国立京都国際会館

ワークショップ

集積回路の発展50年とその未来

2013年

11 /12

10:00~17:00

会場:国立京都国際会館

業績ダイジェスト

半導体ダイナミックメモリの発明と電界効果トランジスタ微細化指針の提唱

メモリ用集積回路として広く使われている「半導体ダイナミックメモリ(DRAM:Dynamic Random Access Memory)」の基本構造を発明し、デジタル情報の記憶容量や処理能力を格段に高め、情報・通信技術の飛躍的発展を可能とした。また、集積回路に不可欠なMOS型電界効果トランジスタを微細化するための設計指針を、同僚の協力を得て提案し、DRAMを含む集積回路全般の驚異的進展にも貢献した。

贈賞理由

ロバート・ヒース・デナード博士は、メモリ用集積回路として広く使われている「半導体ダイナミックメモリ」(DRAM:Dynamic Random Access Memory)の基本構造を発明し、デジタル情報の記憶容量や処理能力を格段に高め、情報・通信技術の飛躍的発展を可能とした。また、集積回路に不可欠なMOS型電界効果トランジスタを微細化するための設計指針を、同僚の協力を得て提案し、DRAMを含む集積回路全般の驚異的な進展にも貢献した。

デナード博士は、コンピュータ用のメモリ集積回路の研究に早くから取り組み、1967年、ひとつの基本構造を発明した。このメモリは、記憶の基本単位(セル)が、一個のMOS型電界効果トランジスタ(以下、トランジスタと略す)と一個のコンデンサから成り、コンデンサに蓄積される電荷の有無で、“1”と“0”を記憶している。このメモリでは、多数の記憶セルを碁盤目状に置き、そこに縦と横方向に配線を設け、横の配線(ワード線)と縦の配線(ビット線)の選択により、任意セルに接続できるため、ランダムアクセスメモリ(RAM)と呼ばれている。

各セルのコンデンサに対し、トランジスタを経由して、ビット線から電荷を流入させるか否かで、“1”か“0”を書き込むが、蓄積された電荷は徐々に抜けるため、定期的に充電する必要がある。このため、ダイナミックRAM(DRAM)と呼ばれるようになった。“1”か“0”かの読み出しは、蓄積電荷の有無に伴うビット線の電位の僅かな違いを、感度よく検出して行う。

1970年、各セルに3個のトランジスタを用いた1kビットDRAMが初めて製品化されたが、デナ―ド博士の発明した1トランジスタ構造を持つDRAMは、1973年に製品化され、それ以降は全てのDRAMに1トランジスタ構造が使われている。

デナード博士は、さらに、電界効果トランジスタを微細化した時の電気特性の変化を同僚とともに検討し、微細化に有用な設計指針(スケーリング則)を提案した。これにより、集積回路内の素子の微細化が進み、DRAMの容量が当初の百万倍以上に高まるとともに、マイクロプロセッサの高速化や高性能化なども可能となった。

デナード博士のこれらの業績は、集積回路技術に驚異的発展をもたらし、情報・通信機器の飛躍的な進歩に不可欠な貢献をなした。

以上の理由によって、ロバート・ヒース・デナード博士に先端技術部門における第29回(2013)京都賞を贈呈する。

プロフィール

略歴
1932年
米国テキサス州生まれ
1958年
カーネギー工科大学(現カーネギーメロン大学) 博士号(電気工学)
1958年
IBM スタッフエンジニア
1963年
IBMトーマス・J・ワトソン研究所 研究員
1973年
IBMトーマス・J・ワトソン研究所 グループマネージャー
1982年
IBMトーマス・J・ワトソン研究所 シリコンテクノロジー部門 MOSデバイスおよび回路研究マネージャー
1979年
IBMトーマス・J・ワトソン研究所 シリコンテクノロジー部門 IBMフェロー
主な受賞・栄誉
1988年
米国国家技術賞
1997年
米国発明家殿堂入り
2006年
C&C賞、NEC C&C財団
2007年
ベンジャミン・フランクリン・メダル、フランクリン協会
2009年
チャールズ・スターク・ドレイパー賞、米国工学アカデミー
2009年
IEEE栄誉賞、IEEE(米国電気電子学会)
会員
米国工学アカデミー、IEEE、米国哲学会
主な論文
1968年
Field-Effect Transistor Memory, U.S. Patent 3,387,286, June 4, 1968.
1974年
Design of Ion-Implanted MOSFETs with Very Small Physical Dimensions (with Gaensslen, F. H. et al.), IEEE Journal of Solid-State Circuits SC9: 256-268, 1974.
1975年
Fabrication of a Miniature 8K-Bit Memory Chip Using Electron-Beam Exposure (Yu, H. N., Dennard, R. H. et al.), Journal of Vacuum Science and Technology 12: 1297-1300, 1975.
1984年
Evolution of the MOSFET Dynamic RAM - A Personal View, IEEE Transactions on Electron Devices 31: 1549-1555, 1984.
1997年
Scaling Challenges for DRAM and Microprocessors in the 21st Century, in Electrochemical Society Proceedings 97-3: 519-532, 1997.

プロフィールは受賞時のものです

インタビュー映像

関連ニュース